SEMICONDUCTOR LIGHT EMITTING ELEMENT AND FABRICATION THEREOF

Mills and the state of the

Patent number:

JP9045960

Publication date:

1997-02-14

Inventor:

FURUSHIMA YUJI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

H01L33/00; H01L33/00; (IPC1-7): H01L33/00;

C30B25/18; C30B29/40; H01L21/205

- european:

H01L33/00G3B2

Application number: JP19950192075 19950727 Priority number(s): JP19950192075 19950727


Aiso published as:

US5815520 (A1) DE19629720 (A1)

Report a data error here

Abstract of JP9045960

PROBLEM TO BE SOLVED: To fabricate a highly reliable high luminance short wave semiconductor light emitting element inexpensively at high yield by improving the crystallinity and surface smoothness of a gallium nitride based compound semiconductor. SOLUTION: In a semiconductor light emitting element comprising at least one Inx Gay Al1-x-y N layer 3 (0<=x<=1, 0<=x+y<=1) formed on a sapphire or Si substrate 1, a ZnO butter layer 2 which can be lattice matching the Inx Gay Al1-x-y N layer 3 is grown on the surface of substrate 1.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-45960

(43) 公開日 平成 9年 (1997) 2月14日


(51) int. CI. 6 H01L 33/00 C30B 25/18 29/40 H01L 21/205	織別記号 - 502 7202-4G	F I H01L 33/00 B C30B 25/18 29/40 502 H H01L 21/205
		審査請求 有 請求項の数6 OL (全5頁)
(21) 出願番号	特願平7-192075 平成7年(1995)7月27日	(71) 出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号 (72) 発明者 古嶋 裕司 東京都港区芝五丁目7番1号 日本電気株 式会社内 (74) 代理人 弁理士 菅野 中
		,

(54) 【発明の名称】半導体発光素子及びその製造方法

(57) 【要約】

【課題】 窒化ガリウム系化合物半導体の結晶性及び表面平滑性を改善し、信頼度の高い高輝度短波長半導体発光素子を歩留り良く安価に供給する。

【解決手段】 サファイア基板あるいはSi基板1上に形成されたIn, Ga, A1,..., N(但U0 \leq x \leq 1, 06 \leq x+y \leq 1) 層 3 を少なくとも 1 層合む半導体発光素子であって、基板 1 の表面にIn, I0 a, I1,..., I1 層 I2 と格子整合が可能なI2 n I2 のバッファ層 I2 を成長させる。



【特許請求の範囲】

【請求項1】 サファイア基板上に形成された In, G a, A I, -, -, N (但し0≦x≦1, 0≦x+y≦1) 層 を少なくとも1層含む半導体発光素子であって、

1

前記サファイア基板表面に堆積されたZnOバッファ層 を含むことを特徴とする半導体発光素子。

【請求項2】 前記2nOバッファ層に接して、100 0℃以下の低温で堆積した In, Ga, A I, -, -, N(但 $0.0 \le x \le 1$, $0 \le x + y \le 1$) バッファ層を含むこと を特徴とする請求項1に記載の半導体発光素子。

【請求項3】 サファイア基板上にZnOバッファ層を 形成し、

その後 I n, G a, A I, -, -, N (但し0≦x≦1, 0≦ x + y ≤ 1) 層を少なくとも 1 層含むエピタキシャル層 を形成することを特徴とする半導体発光素子の製造方 法。

【請求項4】 シリコン基板上に形成された In, Ga, A I,-,-, N (但し0≤x≤1, 0≤x+y≤1)層を 少なくとも 1 層含む半導体発光素子であって、

含むことを特徴とする半導体発光素子。

【請求項5】 前記2nOバッファ層に接して、100 0℃以下の低温で堆積した In, Ga, A I, -, -, N(但 U0 ≤ x ≤ 1, 0 ≤ x + y ≤ 1) バッファ層を含むこと を特徴とする請求項4に記載の半導体発光素子。

【請求項6】 シリコン基板上にZnOバッファ層を形 成し、

その後 In, Ga, AI, -, -, N (但し0≦x≦1, 0≦ x + y ≤ 1) 層を少なくとも1層含むエピタキシャル層 を形成することを特徴とする半導体発光素子の製造方

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、光計測器の光源、 光情報記録用光源もしくは光情報処理用光源である半導 体発光素子およびその製造方法に関するものである。

[0002]

【従来の技術】青色ならびに緑青色半導体発光素子に用 いる材料として、一般式が In, Ga, A I, -, -, N(但 し0≦x≦1, 0≦x+y≦,以下単にInGaAIN 40 という)で表されるII!族窒化物半導体が注目されて いるが、III族窒化物半導体InN, GaN, AI N、InGaAINでは大型のバルク単結晶が成長でき ないため、従来サファイア (α-Al,O₁) を基板とし て用いたエピタキシャル成長が一般に行われてきた。

[0003]

【発明が解決しようとする課題】しかしながらサファイ アとInGaAINの間の11~23%という大きな格 子不整合と両者の化学的性質の違いにより生じる界面エ ネルギのために、サファイア基板上に直接成長した In 50 であることが望ましいが、結晶表面をエッチングした際

GaAINは顕著な三次元成長を起こし、表面形態の平 坦化及び結晶性の向上が難しく、電気的特性及び光学的 特性の向上の妨げとなっている。この結果サファイア基 板上に作製したInGaAIN発光素子は十分な発光効 率や素子寿命を得ることができず、光計測器の光源、光 情報記録用光源もしくは光情報処理用光源として用いる には必ずしも十分でないという問題があった。

【0004】これに対してサファイア基板上にAINの バッファ層を成長させる方法(特開平2-22947 10 6) やGa, A I, ... N (但し0 < x ≤ 1) で示されるバ ッファ層を低温で成長させる方法(特開平4-2970 23)が提案されている。

【0005】しかしながら、これらのバッファ層はサフ ァイア基板と完全には格子整合しないため、基板・バッ ファ層界面の格子不整合に起因する不整合転位を十分に 少なくすることができず、さらなる結晶性の改善としn GaAIN発光素子の発光効率及び素子寿命の向上は困 難であった。

【0006】一方1nGaAINの混晶比を選ぶことに 前記シリコン基板表面に堆積されたZnOバッファ層を 20 よって格子整合系でのエピタキシャル成長が可能なZn O, MnO, MgAl₂O₄, MgO, CaO等の酸化物 単結晶基板を用いる方法(特開平4-209577、特 開平4-236478)や、ZnO単結晶基板上にホモ エピタキシャル成長したZnOバッファ層を導入する方 法(特開平5-283744)も提案されている。

> 【0007】しかしながら、ZnO、MnO、MgAl ,O., MgO, CaO等は大型のバルク単結晶の成長が 困難であり、InGaAIN発光素子を安価に大量生産 するための基板として用いるには不適当である。また、 30 これらの酸化物基板は酸やアルカリに対する溶解度が高 く、信頼度の高い半導体発光素子を安価に大量生産する ための基板として使用するには化学的安定性の点でも問 題がある。

【0008】本発明の目的は上記のような問題点を排除 するためになされたものであり、安価に比較的大型のバ ルク結晶を得ることが可能なサファイア基板あるいはシ リコン(Si)基板上に成長させるInGaAINの結 晶性を向上し、発光効率ならびに素子寿命の良好な半導 体発光素子及びその製造方法を提供することにある。

【課題を解決するための手段】上記目的を達成するた め、本発明はサファイア基板あるいはシリコン(Si) 基板上に形成されたⅠn,Ga,Al,-,-,N(但し0≦ $x \le 1$, $0 \le x + y \le 1$) 層を少なくとも1層含む半導 体発光素子であって、前記サファイア基板あるいはSi 基板に接して形成されたバッファ層がZn0からなるこ とを特徴とする半導体発光素子を発明の要旨とするもの である。ここでの2nOバッファ層はサファイア基板あ るいはSi基板上にエピタキシャル成長した単結晶薄膜

10

に1×10⁴/c m⁴以下の欠陥に起因するピットが見出せる程度の多結晶の混じった単結晶薄膜でも良い。

【0010】ここでZ n Oをバッファ層として導入することにより I n G a A I Nのエピタキシャル成長膜の結晶性を向上することができる理由をより詳細に説明しておく。 I n G a A I N及び I n G a A I Nの結晶成長基板として良く用いられるサファイア(α - A I N I はともに六方晶系の結晶構造を有するが、I n I n I の結晶構造はウルツ型、サファイアはコランダム型であり、両者は等価ではない。

【0011】またGaN, AIN, InNに関して、横軸に格子定数、縦軸にバンドギャップ(禁制帯幅)をとってプロットすると図1に示したようになり、ここで混晶系におけるベガード則を仮定すると、3つの2元系半導体GaN, AIN, InNを適当な比率で混合することにより、同図中実線で囲まれた三角形内の領域においての格子定数とバンドギャップを実現することができる。

【0012】一方、図中点線で示した直線しはサファイアの格子定数2.75人のラインであるが、InGa 20 AINとの格子不整合は11~23%にも及ぶ。このようにサファイア基板に接して良好なInGaAINエピタキシャル成長層を形成することは両者の結晶構造及び格子定数の大きな違いのために極めて難しいものとなっている。また六方晶系ダイヤモンド構造を有するSiの(111)面をInGaAINの結晶成長基板として使用する場合、Si(111)上での2次元格子の格子間距離は3.84人とInGaAINとの格子不整合は9~25%と大きく、両者の結晶構造の大きな違いもあって、Si基板上に接して良好なInGaAINエピタキ 30シャル成長層を形成することは極めて困難である。

【0013】一方本発明においてバッファ層として導入したZnOの結晶構造はInGaAINと同じウルツ型で、しかもその格子定数は3.25Aと図1中は線Lに示すように適当な混晶比のInGaAINと格子整合が可能である。このためZnO上に結晶性の良好なInGaAINエピタキシャル膜を作製することは比較的容易なものとなる。

【0014】また2n0は300~700℃という比較的低温でもサファイア基板あるいはSi基板上に極めて 40結晶性に優れたエピタキシャル単結晶薄膜を、さらにSi基板上に形成したSi酸化膜やガラス基板等の非晶質上にも結晶性に優れたc軸配向多結晶薄膜を成長することが可能であるという特徴を有している。

【0015】本発明においてバッファ層として導入した ZnOは、従来サファイア基板上にInGaAINを成 長させる際のバッファ層として用いられているAINや GaAINと比較すると、サファイア基板あるいはSi 基板上にエピタキシャル成長することの容易さ、ならび に、サファイア基板あるいはSi基板上に得られるエピ 50 タキシャル成長膜の結晶性の良さの点で大きく異なって いる。

【0016】このことは種々の基板上に成長した2n0 薄膜がその優れた結晶性、電気的特性、表面平滑性から 低損失の表面弾性波フィルタとして実用化されており、 またその優れた光学的性質から、低損失の光導波路を形 成し、音響光学効果、電気光学効果や非線形光学効果等 を利用した機能素子としての実用化の研究が行われてい るといった事からも明らかである。

【0017】このように種々の基板上に作製したZnO単結晶薄膜、あるいは c 軸配向膜はバルク単結晶に匹敵する優れ多結晶性を有し、かつ表面平滑性に優れた薄膜が比較的安価で大型の基板上に形成することが可能であるため、InGaAINとの格子不整合が小さいものの大型のバルク単結晶を得ることが困難なZnO,MnO,MgAI,O,MgO,CaO等の単結晶基板を用いずとも、結晶性に優れた格子整合系でのInGaAINエピタキシャル成長が可能となる。

【0018】本発明においては、化学的に安定かつ、大型で高品質なバルク単結晶を安価に得ることができるサファイア基板あるいはSi基板上に、In, Ga, Al, $O \le x \le 1$, $O \le x + y \le 1$) と格子整数が可能なIno(Ino) であることにより、Ino(Ino) の Ino(Ino) では、Ino(Ino) の Ino(Ino) では、Ino(Ino) の Ino(Ino) では、Ino(Ino) では、

[0019]

【発明の実施の形態】次に、本発明について図面を参照して詳細に説明する。なお実施形態は一つの例示であって、本発明の精神を逸脱しない範囲で、種々の変更あるいは改良を行いうることはいうまでもない。

【0021】ここに示したInGaAINバッファ層3, n型クラッド層4, 活性層5及びp型クラッド層6は2nOに格子整合し、かつInGaAINバッファ層3及びクラッド層4, 6のバンドギャップエネルギが活性層5のバンドギャップよりも0.3eV以上大きくなるように組成を選んだ。

【0022】この結果、活性層5の屈折率はバッファ層 3及びクラッド層4,5の屈折率よりも1割程度大きく 10

なり、キャリア及び光子を効率的に活性層5に閉じ込め ることが可能となる。電極7に正の電圧を、電極8に負 の電圧を加えると活性層は440mmの波長で発光し、 その外部量子効率は2.7%であった。

【0023】次に有機金属化合物気相成長法(以下MO CVD法という)を用いて本実施形態の素子の結晶成長 を行う方法について説明する。まず、予め洗浄されたサ ファイア基板1を反応容器内のサセプタに設置し、還元 雰囲気中で高周波加熱等によりサセプタを1000℃以 上に加熱して基板上の酸化物を除去する。

【0024】その後サセプタ温度を600℃前後まで徐 冷し、反応容器内に反応ガスを供給し、まずサファイア (0001)基板1上にZnO(0001) 単結晶薄膜 バッファ層2を500Åエピタキシャル成長させる。2 nOバッファ層をエピタキシャル成長させる際のサセプ 夕温度は本実施形態では600℃としているが、300 ~700℃の範囲内が望ましい。300℃より低い成長 温度では良好なZnO単結晶薄膜をエピタキシャル成長 するには不十分であり、逆に700℃よりも高い成長温 度では表面平滑性が損なわれて、バッファ層としては不 20 適当となる。

【0025】またZnOバッファ層2の膜厚は100人 以上5000人以下が望ましい。ZnOバッファ層の膜 厚が100Aよりも小さくなるとサファイア基板とIn GaAINの格子不整合を緩和するバッファ層としての 働きが十分に得られず、また5000人よりも大きくな るとZnOバッファ層の表面平滑性の悪化に伴い、バッ ファ層上に形成するInGaAIN結晶の表面平滑性及 び結晶性が悪くなる傾向にある。

【0026】 ZnOバッファ層 2の成長後、InGaA 30 IN成長用の反応ガスを反応容器内に供給するが、In GaAINクラッド層及びInGaAIN活性層をエピ タキシャル成長するために必要な1000℃前後の高温 でZnOパッファ層がNの供給源となるNH。ガス等の 還元雰囲気中にさらされると、ZnO表面から酸素が脱 離してしまい、ZnOバッファ層表面の結晶配列が悪化 し、バッファ層上に形成するInGaAINの結晶性が 悪くなる傾向がある。

【0027】このため、先ずサセプタ温度を600℃前 後に保持、あるいは400℃前後まで降温した後に2n 40 を効率的に活性層5に閉じ込めることを可能としてい Oバッファ層表面にInGaAINバッファ層3を20 ○ Å程度成長させる。この低温成長ⅠmGaAINバッ ファ層の厚さは50~2000Å程度が望ましく、In GaAINバッファ層の厚さが50Åよりも小さくなる とやはりバッファ層としての作用が不十分となり、逆に 2000Å以上では表面平滑性の悪化によりその上に高 温成長するInGaAINエピタキシャル層の結晶性が 悪化する傾向にある。

【0028】その後サセプタ温度を1000℃前後に加 熱し、膜厚5μmのSiドープn型InGaAINクラ 50

ッド層4,膜厚0.5μmのアンドープInGaAIN 活性層 5, 膜厚 2 μ m M g ドープ p 型 I n G a A I N ク ラッド層6を順次エピタキシャル成長させる。これらの 結晶成長に用いる反応ガスとしては、ジエチルジンク (DEZ), トリメチルインジウム (TMI), トリメ チルガリウム(TMG), トリメチルアルミニウム(T MA) 等の有機金属や、窒素原料としてのNH₃等を用 いることができるが、ハイランド化物その他の金属原料 及びN,H,や有機アミン等のその他の窒素原料を用いて も同様の効果が得られる。

【0029】またキャリアガス、バブリングガスとして H₂やN₂を用いることができるが、これに替えてHeや Ar等の不活性ガスを用いても良く、ドーパント材料も SiやMgに限定されるものではない。

【0030】上記の実施形態では結晶成長方法としてM OCVD法を用いた場合について説明したが、分子線エ ピタキシー法(MBE法)等、他の結晶成長法を用いて も2n0バッファ層を導入することにより結晶性の良い InGaAINを得ることができる。また、ZnOバッ ファ層の成長とInGaAINの成長を異なる結晶成長 方法、あるいは異なる結晶成長装置で別々に行っても構 わない。

【0031】(実施形態2)図3は本発明の実施形態2 に係る発光素子の断面を示したものである。本発光素子 はn型低抵抗Si(111)基板9の表面に成長した膜 厚1000人のAIドープZnO(0001)エピタキ シャル単結晶薄膜低抵抗バッファ層10,膜厚200Å のSiドープInGaAIN低温成長バッファ層11, 膜厚2μmのSiドープn型低抵抗InGaAINクラ ッド層4,膜厚0.5μmのアンドープInGaAIN 活性層 5 ,膜厚 2 μmのMgドープp型 l n G a A l N クラッド層4, p型クラッド層のオーミック電極7, n 型si基板のオーミック電極12からなる。

【0032】本実施形態の素子においても1nGaA1 Nバッファ層3, n型クラッド層4, 活性層5及びp型 クラッド層6はZnOに格子整合し、かつInGaAI Nバッファ層11及びクラッド層4, 6のバンドギャッ プエネルギが活性層5のバンドギャップよりも0.3 e V以上大きくなるように組成を選び、キャリア及び光子 る。

【0033】また本実施形態においてはZnOバッファ **屬10及びⅠnGaAIN低温成長バッファ層11はそ** れぞれAl、Siをドープすることにより低抵抗化し、 n型低抵抗Si基板9に直接n電極12を設けることを 可能としている。

【0034】これにより従来サファイア基板を用いた場 合基板の極めて高い絶縁性のために、本発明の実施形態 1の如くp型InGaAINクラッド層6, InGaA IN活性層5及びn型InGaAINクラッド層4の一

7

部をエッチング除去し、n型クラッド層4にオーミック電極13を作製する必要があることに比べ、n電極の作製工程を大幅に簡略化することが可能となる。電極7に正の電圧を、電極12に負の電圧を加えると活性層は440nmの波長で発光し、その外部量子効率は2.5%とサファイア基板を用いた場合とほとんど遜色のない高効率発光が得られた。

[0035]

【発明の効果】以上のように本発明によれば、サファイア基板上に極めて結晶性の良好なエピタキシャル単結晶 10 薄膜を得ることができ、しかも In GaAINと格子整合可能な Zn Oをバッファ層として導入したため、格子整合系でのエピタキシャル成長が可能ではあるが大型のバルク単結晶を作製することが困難な Zn O,Mn O,Mg AI, O, Mg O,Ca O等の酸化物単結晶基板を用いなくとも比較的安価で大型の基板が入手可能なサファイア基板上に作製する In GaAINエピタキシャル薄膜の結晶性を向上することができる。これにより、発光効率ならびに素子寿命の良好な In GaAIN半導体発光素子を安価に提供することができる。20

【0036】またInGaAINと格子整合が可能なZnOは極めて高品質大口径の結晶基板が安価に入手可能なSi基板上においても、結晶性の良好な単結晶薄膜を作製することが可能であるため、Siを基板としても結晶性の良好なInGaAINエピタキシャル薄膜を得る

ことができる。これにより、発光効率ならびに素子寿命の良好な In GaAIN半導体発光素子をより安価に提供することができる。

【図面の簡単な説明】

【図1】 I I I 族窒化物化合物半導体とその混晶のバンドギャップと格子定数を示す図である。


【図2】本発明の実施形態1におけるダブルヘテロ半導体発光素子の構成を示す断面図である。

【図3】本発明の実施形態2におけるダブルヘテロ半導体発光素子の構成を示す断面図である。


・【符号の説明】

- 1 サファイア (0001) 基板
- 2 ZnO(0001) 単結晶薄膜バッファ層
- 3 In GaAIN低温成長バッファ層
- 4 n型InGaAINクラッド層
- 5 InGaAIN活性層
- 6 p型InGaAINクラッド層
- 7 p型クラッドのオーミック電極
- 8 n型クラッドのオーミック電極
- 20 9 n型低抵抗Si(111)基板
 - 10 A I ドープ低抵抗 Z n O (0001) 単結晶薄膜 バッファ層
 - 11 SiドープInGaAIN低温成長バッファ層
 - 12 n型Si基板のオーミック電極


【図1】



【図3】



【図2】



THIS PAGE BLANK (USPTO)